PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ciobanu, Catalin Bogdan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The SARC Architecture.

, , , , , , , , , und . IEEE Micro, 30 (5): 16-29 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ciobanu, Catalin Bogdan
Eine Person hinzufügen mit dem Namen Ciobanu, Catalin Bogdan
 

Weitere Publikationen von Autoren mit dem selben Namen

The Case for Polymorphic Registers in Dataflow Computing., , , und . International Journal of Parallel Programming, 46 (6): 1185-1219 (2018)FASTER: Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration., , , , , , , , , und 11 andere Autor(en). Microprocessors and Microsystems - Embedded Hardware Design, 39 (4-5): 321-338 (2015)EXTRA: Towards an Efficient Open Platform for Reconfigurable High Performance Computing., , , , , , , , , und 7 andere Autor(en). CSE, Seite 339-342. IEEE Computer Society, (2015)Real-Time Olivary Neuron Simulations on Dataflow Computing Machines., , , , , , und . ISC, Volume 8488 von Lecture Notes in Computer Science, Seite 487-497. Springer, (2014)MAX-PolyMem: High-Bandwidth Polymorphic Parallel Memories for DFEs., , , und . IPDPS Workshops, Seite 107-114. IEEE Computer Society, (2018)Dataflow computing with Polymorphic Registers., , , und . ICSAMOS, Seite 314-321. IEEE, (2013)Separable 2D Convolution with Polymorphic Register Files., und . ARCS, Volume 7767 von Lecture Notes in Computer Science, Seite 317-328. Springer, (2013)A CAD Open Platform for High Performance Reconfigurable Systems in the EXTRA Project., , , , , , , , und . ISVLSI, Seite 368-373. IEEE Computer Society, (2017)HLS Support for Polymorphic Parallel Memories., , , , , , und . VLSI-SoC, Seite 143-148. IEEE, (2018)Building High-Performance, Easy-to-Use Polymorphic Parallel Memories with HLS., , , , , , und . VLSI-SoC (Selected Papers), Volume 561 von IFIP Advances in Information and Communication Technology, Seite 53-78. Springer, (2018)