Artikel,

Architectural improvements and 28 nm FPGA implementation of the APEnet+ 3D Torus network for hybrid HPC systems.

, , , , , , , , , und .
CoRR, (2013)

Metadaten

Tags

Nutzer

  • @dblp

Kommentare und Rezensionen