Autor der Publikation

Optimal decoupling capacitor sizing and placement for standard-cell layout designs.

, , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (4): 428-436 (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Physical Design for Three-Dimensional Circuits., und . Handbook of Algorithms for Physical Design Automation, Auerbach Publications, (2008)A fast global gate collapsing technique for high performance designs using static CMOS and pass transistor logic., , und . ICCD, Seite 276-281. (1998)Capturing the Effect of Crosstalk on Delay.. VLSI Design, Seite 364-369. IEEE Computer Society, (2000)Wiresizing with Buffer Placement and Sizing for Power-Delay Tradeoffs., und . VLSI Design, Seite 346-351. IEEE Computer Society, (1996)Fast computation of the temperature distribution in VLSI chips using the discrete cosine transform and table look-up., und . ASP-DAC, Seite 87-92. ACM Press, (2005)Optimizing Decoupling Capacitors in 3D Circuits for Power Grid Integrity., , und . IEEE Design & Test of Computers, 26 (5): 15-25 (2009)DAC Highlights., und . IEEE Design & Test of Computers, 24 (5): 502-504 (2007)Process and Reliability Sensors for Nanoscale CMOS., , , und . IEEE Design & Test of Computers, 29 (5): 8-17 (2012)CATALYST: planning layer directives for effective design closure., , , , , und . DATE, Seite 1873-1878. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Improving STT-MRAM density through multibit error correction., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)