PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ghosh, Indradeep"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SymJS: automatic symbolic testing of JavaScript web applications.

, , und . SIGSOFT FSE, Seite 449-459. ACM, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Robin Ghosh University of Stuttgart

Tufan Ghosh University of Stuttgart

Gautam Ghosh University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

High-level test synthesis: a survey., und . Integration, 26 (1-2): 79-99 (1998)A Technique for Identifying RTL and Gate-Level Correspondences., , , und . ICCD, Seite 591-594. IEEE Computer Society, (2000)Hierarchical test generation and design for testability methods for ASPPs and ASIPs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (3): 357-370 (1999)A design for testability technique for RTL circuits using control/data flow extraction., , und . ICCAD, Seite 329-336. IEEE Computer Society / ACM, (1996)High Level Design Validation: Current Practices and Future Directions., , , und . VLSI Design, Seite 9-11. IEEE Computer Society, (2004)On automatic generation of RTL validation test benches using circuit testing techniques., und . ACM Great Lakes Symposium on VLSI, Seite 289-294. ACM, (2003)VLSI Implementation of An Efficient ASIC Architecture for Real-Time Rotation of Digital Images., und . IJPRAI, 9 (2): 449-462 (1995)Design for Verification at the Register Transfer Level., , und . VLSI Design, Seite 420-425. IEEE Computer Society, (2002)High Level Test Generation for Custom Hardware: An Industrial Perspective.. Asian Test Symposium, Seite 458. IEEE Computer Society, (2005)A low overhead design for testability and test generation technique for core-based systems-on-a-chip., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (11): 1661-1676 (1999)