Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Deterministic and low power BIST based on scan slice overlapping.

J. Li, Y. Han, und X. Li. ISCAS (6), Seite 5670-5673. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Han Song University of Stuttgart

Liao Han University of Stuttgart

Qi Han

Jeffrey Hanna University of Stuttgart

Udo-Ernst Haner University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Performance-asymmetry-aware scheduling for Chip Multiprocessors with static core coupling.J. Dong, L. Zhang, Y. Han, G. Yan, und X. Li. Journal of Systems Architecture - Embedded Systems Design, 56 (10): 534-542 (2010)TSV Minimization for Circuit - Partitioned 3D SoC Test Wrapper Design.Y. Cheng, L. Zhang, Y. Han, und X. Li. J. Comput. Sci. Technol., 28 (1): 119-128 (2013)A General-Purpose Many-Accelerator Architecture Based on Dataflow Graph Clustering of Applications.P. Chen, L. Zhang, Y. Han, und Y. Chen. J. Comput. Sci. Technol., 29 (2): 239-246 (2014)Fast Packet Classification using Group Bit Vector.T. Liu, H. Li, X. Li, und Y. Han. GLOBECOM, IEEE, (2006)Addressing the issue of processing element under-utilization in general-purpose systolic deep learning accelerators.B. Liu, X. Chen, Y. Wang, Y. Han, J. Li, H. Xu, und X. Li. ASP-DAC, Seite 733-738. ACM, (2019)Accelerating Lightpath setup via broadcasting in binary-tree waveguide in Optical NoCs.B. Fu, Y. Han, H. Li, und X. Li. DATE, Seite 933-936. IEEE, (2010)On optimizing system energy of multi-core SoCs based on dynamically reconfigurable voltage-frequency island.S. Jin, S. Pei, Y. Han, und H. Li. VLSI-DAT, Seite 1-4. IEEE, (2015)On predicting NBTI-induced circuit aging by isolating leakage change.Y. Han, S. Jin, J. Qiu, Q. Xu, und X. Li. ISQED, Seite 46-52. IEEE, (2013)A New Post-Silicon Debug Approach Based on Suspect Window.J. Gao, Y. Han, und X. Li. VTS, Seite 85-90. IEEE Computer Society, (2009)Wrapper Chain Design for Testing TSVs Minimization in Circuit-Partitioned 3D SoC.Y. Cheng, L. Zhang, Y. Han, J. Liu, und X. Li. Asian Test Symposium, Seite 181-186. IEEE Computer Society, (2011)