Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

F-CNN: An FPGA-based framework for training Convolutional Neural Networks.

W. Zhao, H. Fu, W. Luk, T. Yu, S. Wang, B. Feng, Y. Ma, und G. Yang. ASAP, Seite 107-114. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hanbing Ma University of Stuttgart

Yuliang Ma University of Stuttgart

Prof. Dr.-Ing. Thomas Maier Universität Stuttgart

Daniel Marino

Thomas Maier

Weitere Publikationen von Autoren mit dem selben Namen

Corner block list representation and its application with boundary constraints.X. Hong, Y. Ma, S. Dong, Y. Cai, C. Cheng, und J. Gu. Science in China Series F: Information Sciences, 47 (1): 1-19 (2004)Variation-Aware Supply Voltage Assignment for Simultaneous Power and Aging Optimization.X. Chen, Y. Wang, Y. Cao, Y. Ma, und H. Yang. IEEE Trans. VLSI Syst., 20 (11): 2143-2147 (2012)Thermal-aware P/G TSV planning for IR drop reduction in 3D ICs.Z. Li, Y. Ma, Q. Zhou, Y. Cai, Y. Xie, und T. Huang. Integration, 46 (1): 1-9 (2013)Incremental power optimization for multiple supply voltage design.Y. Ma, X. Qiu, X. He, und X. Hong. ISQED, Seite 280-286. IEEE Computer Society, (2009)Automatic enhanced CDFG generation based on runtime instrumentation.Z. Yuan, Y. Ma, J. Bian, und K. Zhao. CSCWD, Seite 92-97. IEEE, (2013)LP based white space redistribution for thermal via planning and performance optimization in 3D ICs.X. Li, Y. Ma, X. Hong, S. Dong, und J. Cong. ASP-DAC, Seite 209-212. IEEE, (2008)Rethinking thermal via planning with timing-power-temperature dependence for 3D ICs.K. Wang, Y. Ma, S. Dong, Y. Wang, X. Hong, und J. Cong. ASP-DAC, Seite 261-266. IEEE, (2011)A buffer planning algorithm for chip-level floorplanning.S. Chen, X. Hong, S. Dong, Y. Ma, Y. Cai, C. Cheng, und J. Gu. Science in China Series F: Information Sciences, 47 (6): 763-776 (2004)Shift-based Primitives for Efficient Convolutional Neural Networks.H. Zhong, X. Liu, Y. He, und Y. Ma. CoRR, (2018)VLSI floorplanning with boundary constraints based on corner block list.Y. Ma, S. Dong, X. Hong, Y. Cai, C. Cheng, und J. Gu. ASP-DAC, Seite 509-514. ACM, (2001)