Autor der Publikation

Performance evaluation of a DySER FPGA prototype system spanning the compiler, microarchitecture, and hardware implementation.

, , , , , , , , und . ISPASS, Seite 203-214. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Nowatzki, Tony
Eine Person hinzufügen mit dem Namen Nowatzki, Tony
 

Weitere Publikationen von Autoren mit dem selben Namen

Stream-Dataflow Acceleration., , , und . ISCA, Seite 416-429. ACM, (2017)Comprehensive Circuit Failure Prediction for Logic and SRAM Using Virtual Aging., , , und . IEEE Micro, 35 (6): 24-36 (2015)Performance evaluation of a DySER FPGA prototype system spanning the compiler, microarchitecture, and hardware implementation., , , , , , , , und . ISPASS, Seite 203-214. IEEE Computer Society, (2015)A Heterogeneous Von Neumann/Explicit Dataflow Processor., , und . IEEE Micro, 36 (3): 20-30 (2016)Open-source Hardware: Opportunities and Challenges., , , und . CoRR, (2016)A Graph-Based Program Representation for Analyzing Hardware Specialization Approaches., , und . IEEE Comput. Archit. Lett., 14 (2): 94-98 (2015)Architectural Simulators Considered Harmful., , , und . IEEE Micro, 35 (6): 4-12 (2015)Design, integration and implementation of the DySER hardware accelerator into OpenSPARC., , , , , , und . HPCA, Seite 115-126. IEEE Computer Society, (2012)Pushing the limits of accelerator efficiency while retaining programmability., , , und . HPCA, Seite 27-39. IEEE Computer Society, (2016)Hybrid optimization/heuristic instruction scheduling for programmable accelerator codesign., , , und . PACT, Seite 36:1-36:15. ACM, (2018)