PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jaiswal, Manish Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
E-TCAM: An Efficient SRAM-Based Architecture for TCAM.

, , und . CSSP, 33 (10): 3123-3144 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Manish Kumar University of Stuttgart

Shreya Kumar University of Stuttgart

Tarun Kumar Mitruka Vinod Kumar Mitruka University of Stuttgart

Ratnesh Kumar Gupta University of Stuttgart

Bhupender Kumar Saini University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

E-TCAM: An Efficient SRAM-Based Architecture for TCAM., , und . CSSP, 33 (10): 3123-3144 (2014)Configurable Architectures for Multi-Mode Floating Point Adders., , , , , und . IEEE Trans. on Circuits and Systems, 62-I (8): 2079-2090 (2015)VLSI Implementation of Double-Precision Floating-Point Multiplier Using Karatsuba Technique., und . CSSP, 32 (1): 15-27 (2013)Series Expansion based Efficient Architectures for Double Precision Floating Point Division., , , und . CSSP, 33 (11): 3499-3526 (2014)Area-efficient architectures for double precision multiplier on FPGA, with run-time-reconfigurable dual single precision support., und . Microelectronics Journal, 44 (5): 421-430 (2013)Configurable Architecture for Double/Two-Parallel Single Precision Floating Point Division., , , und . ISVLSI, Seite 332-337. IEEE Computer Society, (2014)PACoGen: A Hardware Posit Arithmetic Core Generator., und . IEEE Access, (2019)Efficient Implementation of Floating-Point Reciprocator on FPGA., und . VLSI Design, Seite 267-271. IEEE Computer Society, (2009)Taylor Series Based Architecture for Quadruple Precision Floating Point Division., und . ISVLSI, Seite 518-523. IEEE Computer Society, (2016)Unified Architecture for Double/Two-Parallel Single Precision Floating Point Adder., , , und . IEEE Trans. on Circuits and Systems, 61-II (7): 521-525 (2014)