Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Micro-Architecture Optimization for Low-Power Bitcoin Mining ASICs., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2019)Scan-Chain Reordering for Minimizing Scan-Shift Power Based on Non-Specified Test Cubes., und . VTS, Seite 147-154. IEEE Computer Society, (2008)Testing of a low-VMIN data-aware dynamic-supply 8T SRAM., , und . VTS, Seite 1-6. IEEE Computer Society, (2013)Testing retention flip-flops in power-gated designs., , , , , und . VTS, Seite 1-6. IEEE Computer Society, (2013)Power-switch routing for reducing dynamic IR drop in multi-domain MTCMOS designs., , , und . VLSI-DAT, Seite 1-4. IEEE, (2014)Testing Methodology of Embedded DRAMs., , , , und . IEEE Trans. VLSI Syst., 20 (9): 1715-1728 (2012)Fast Transistor Threshold Voltage Measurement Method for High-Speed, High-Accuracy Advanced Process Characterization., , , , , , , , , und . IEEE Trans. VLSI Syst., 22 (5): 1138-1149 (2014)A clustering- and probability-based approach for time-multiplexed FPGA partitioning., , , und . ICCAD, Seite 364-369. IEEE Computer Society, (1999)Alternate hammering test for application-specific DRAMs and an industrial case study., , , und . DAC, Seite 1012-1017. ACM, (2012)Testing methods for quaternary content addressable memory using charge-sharing sensing scheme., , , , , , und . ITC, Seite 1-10. IEEE, (2015)