Autor der Publikation

Enhanced metamodeling techniques for high-dimensional IC design estimation problems.

, , und . DATE, Seite 1861-1866. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The ITRS MPU and SOC system drivers: Calibration and implications for design-based equivalent scaling in the roadmap., , , und . ICCD, Seite 153-160. IEEE Computer Society, (2014)Optimal equivalent circuits for interconnect delay calculations using moments., und . EURO-DAC, Seite 164-169. IEEE Computer Society, (1994)Planar-DME: improved planar zero-skew clock routing with minimum pathlength delay., und . EURO-DAC, Seite 440-445. IEEE Computer Society, (1994)Predicting the future of information technology and society The Road Ahead.. IEEE Design & Test of Computers, 29 (6): 101-102 (2012)Scaling: More than Moore's law.. IEEE Design & Test of Computers, 27 (3): 86-87 (2010)Net Partitions Yield Better Module Partitions., , und . DAC, Seite 47-52. (1992)Recovery-Driven Design: Exploiting Error Resilience in Design of Energy-Efficient Processors., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (3): 404-417 (2012)Timing Yield-Aware Color Reassignment and Detailed Placement Perturbation for Bimodal CD Distribution in Double Patterning Lithography., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (8): 1229-1242 (2010)CMP Fill Synthesis: A Survey of Recent Studies., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (1): 3-19 (2008)Statistical Timing Analysis in the Presence of Signal-Integrity Effects., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (10): 1873-1877 (2007)