Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Figaro - An Automatic Tool Flow for Designs with Dynamic Reconfiguration.

K. Nasi, M. Danek, T. Karoubalis, und Z. Pohl. FPL, Seite 590-593. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fabian Pöhler

Dr. Heinz Pöhlmann University of Stuttgart

Victoria Pohl University of Stuttgart

Lukas Pohl University of Stuttgart

Georg Pohlner University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Logarithmic Arithmetic for Real Data Types and Support for Matlab/Simulink Based Rapid-FPGA-Prototyping.Z. Pohl, J. Schier, M. Lícko, A. Hermanek, M. Tichý, R. Matousek, und J. Kadlec. IPDPS, Seite 190. IEEE Computer Society, (2003)Figaro - An Automatic Tool Flow for Designs with Dynamic Reconfiguration.K. Nasi, M. Danek, T. Karoubalis, und Z. Pohl. FPL, Seite 590-593. IEEE, (2005)FPGA Implementation of the Adpaptive Lattice Filter.A. Hermanek, Z. Pohl, und J. Kadlec. FPL, Volume 2778 von Lecture Notes in Computer Science, Seite 1095-1098. Springer, (2003)Lattice adaptive filter implementation for FPGA.Z. Pohl, R. Matousek, J. Kadlec, M. Tichý, und M. Lícko. FPGA, Seite 246. ACM, (2003)A Framework for Self-adaptive Collaborative Computing on Reconfigurable Platforms.M. van Tol, Z. Pohl, und M. Tichý. PARCO, Volume 22 von Advances in Parallel Computing, Seite 579-586. IOS Press, (2011)Resource Management for the Heterogeneous Arrays of Hardware Accelerators.Z. Pohl, und M. Tichý. FPL, Seite 486-489. IEEE Computer Society, (2011)Performance Tuning of Iterative Algorithms in Signal Processing.Z. Pohl, P. Sucha, J. Kadlec, und Z. Hanzálek. FPL, Seite 699-702. IEEE, (2005)The European Logarithmic Microprocesor.J. Coleman, C. Softley, J. Kadlec, R. Matousek, M. Tichý, Z. Pohl, A. Hermanek, und N. Benschop. IEEE Trans. Computers, 57 (4): 532-546 (2008)A Survey of Hardware Technologies for Mixed-Critical Integration Explored in the Project EMC^2.H. Isakovic, R. Grosu, D. Ratasich, J. Kadlec, Z. Pohl, S. Kerrison, K. Georgiou, K. Eder, N. Druml, L. Tadros und 5 andere Autor(en). SAFECOMP Workshops, Volume 10489 von Lecture Notes in Computer Science, Seite 127-140. Springer, (2017)Scheduling of Iterative Algorithms on FPGA with Pipelined Arithmetic Unit.P. Sucha, Z. Pohl, und Z. Hanzálek. IEEE Real-Time and Embedded Technology and Applications Symposium, Seite 404-412. IEEE Computer Society, (2004)