Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Efficient Wrapper/TAM Co-Optimization for Large SOCs.

V. Iyengar, K. Chakrabarty, und E. Marinissen. DATE, Seite 491-498. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Erik Eppinger University of Stuttgart

Erik Hesselmeier University of Stuttgart

Tim Janz University of Stuttgart

PD Dr. phil. Frank Janle University of Stuttgart

Benedikt Janny

Weitere Publikationen von Autoren mit dem selben Namen

Robust Optimization of Test-Access Architectures Under Realistic Scenarios.S. Deutsch, K. Chakrabarty, und E. Marinissen. IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (11): 1873-1884 (2015)On-Chip Test Infrastructure Design for Optimal Multi-Site Testing of System Chips.S. Goel, und E. Marinissen. DATE, Seite 44-49. IEEE Computer Society, (2005)Guest Editors' Introduction: The Status of IEEE Std 1500 - Part 2.E. Marinissen, und Y. Zorian. IEEE Design & Test of Computers, 26 (3): 4 (2009)Efficient test access mechanism optimization for system-on-chip.V. Iyengar, K. Chakrabarty, und E. Marinissen. IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (5): 635-643 (2003)Embedded multi-detect ATPG and Its Effect on the Detection of Unmodeled Defects.J. Geuzebroek, E. Marinissen, A. Majhi, A. Glowatz, und F. Hapke. ITC, Seite 1-10. IEEE Computer Society, (2007)Solutions to Multiple Probing Challenges for Test Access to Multi-Die Stacked Integrated Circuits.E. Marinissen, F. Fodor, A. Podpod, M. Stucchi, Y. Jian, und C. Wu. ITC, Seite 1-10. IEEE, (2018)On-Chip Toggle Generators to Provide Realistic Conditions during Test of Digital 2D-SoCs and 3D-SICs.L. Katselas, A. Hatzopoulos, H. Jiao, C. Papameletis, und E. Marinissen. ITC, Seite 1-9. IEEE, (2018)Design issues in heterogeneous 3D/2.5D integration.D. Milojevic, P. Marchal, E. Marinissen, G. der Plas, D. Verkest, und E. Beyne. ASP-DAC, Seite 403-410. IEEE, (2013)Contactless testing: Possibility or pipe-dream?E. Marinissen, D. Lee, J. Hayes, C. Sellathamby, B. Moore, S. Slupsky, und L. Pujol. DATE, Seite 676-681. IEEE, (2009)Efficient Wrapper/TAM Co-Optimization for Large SOCs.V. Iyengar, K. Chakrabarty, und E. Marinissen. DATE, Seite 491-498. IEEE Computer Society, (2002)