Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Comparing FPGA vs. custom cmos and the impact on processor microarchitecture.

H. Wong, V. Betz, und J. Rose. FPGA, Seite 5-14. ACM, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prof. Dr. Henry Schäfer University of Stuttgart

Univ. -Prof. Dr. Henry Strasdeit University of Stuttgart

Henry Späth University of Stuttgart

King Cho Wong University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Assessing design dependencies in modular systems.H. Wong, S. Qaisar, und M. Ryan. SysCon, Seite 1-8. IEEE, (2016)Pangaea: a tightly-coupled IA32 heterogeneous chip multiprocessor.H. Wong, A. Bracy, E. Schuchman, T. Aamodt, J. Collins, P. Wang, G. Chinya, A. Groen, H. Jiang, und H. Wang. PACT, Seite 52-61. ACM, (2008)Implications of Historical Trends in the Electrical Efficiency of Computing.J. Koomey, S. Berard, M. Sanchez, und H. Wong. IEEE Annals of the History of Computing, 33 (3): 46-54 (2011)Jini in a nutshell - a desktop quick reference.S. Oaks, und H. Wong. O'Reilly, (2000)Java threads - understanding and mastering concurrent programming: covers J2SE 5.o (3. ed.).S. Oaks, und H. Wong. O'Reilly, (2004)Java threads - Java 2 (2. ed.).S. Oaks, und H. Wong. O'Reilly, (1999)Microarchitecture and Circuits for a 200 MHz Out-of-Order Soft Processor Memory System.H. Wong, V. Betz, und J. Rose. TRETS, 10 (1): 7:1-7:22 (2016)Quantifying the Gap Between FPGA and Custom CMOS to Aid Microarchitectural Design.H. Wong, V. Betz, und J. Rose. IEEE Trans. VLSI Syst., 22 (10): 2067-2080 (2014)High-Performance Instruction Scheduling Circuits for Superscalar Out-of-Order Soft Processors.H. Wong, V. Betz, und J. Rose. TRETS, 11 (1): 1:1-1:22 (2018)A 60Gb/s PAM-4 ADC-DSP Transceiver in 7nm CMOS with SNR-Based Adaptive Power Scaling Achieving 6.9pJ/b at 32dB Loss.M. LaCroix, H. Wong, Y. Liu, H. Ho, S. Lebedev, P. Krotnev, D. Nicolescu, D. Petrov, C. Carvalho, S. Alie und 3 andere Autor(en). ISSCC, Seite 114-116. IEEE, (2019)