Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A generator of memory-based, runtime-reconfigurable 2N3M5K FFT engines.

A. Wang, J. Bachrach, und B. Nikolic. ICASSP, Seite 1016-1020. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhe Wang University of Stuttgart

Dr. Dongren Wang University of Stuttgart

Dr. rer. nat. Lei Wang University of Stuttgart

Yue Wang University of Stuttgart

Xiwei Wang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A Generated 7GS/s 8b Time-Interleaved SAR ADC with 38.2dB SNDR at Nyquist in 16nm CMOS FinFET.J. Han, E. Chang, S. Bailey, Z. Wang, W. Bae, A. Wang, N. Narevsky, A. Whitcombe, P. Lu, B. Nikolic und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2019)A generator of memory-based, runtime-reconfigurable 2N3M5K FFT engines.A. Wang, J. Bachrach, und B. Nikolic. ICASSP, Seite 1016-1020. IEEE, (2016)A frequency-reconfigurable multi-standard 65nm CMOS digital transmitter with LTCC interposers.N. Kuo, B. Yang, C. Wu, L. Kong, A. Wang, M. Reiha, E. Alon, A. Niknejad, und B. Nikolic. A-SSCC, Seite 345-348. IEEE, (2014)A Real-Time, Analog/Digital Co-Designed 1.89-GHz Bandwidth, 175-kHz Resolution Sparse Spectral Analysis RISC-V SoC in 16-nm FinFET.A. Wang, W. Bae, J. Han, S. Bailey, P. Rigge, O. Ocal, Z. Wang, K. Ramchandran, E. Alon, und B. Nikolic. ESSCIRC, Seite 322-325. IEEE, (2018)A 0.37mm2 LTE/Wi-Fi compatible, memory-based, runtime-reconfigurable 2n3m5k FFT accelerator integrated with a RISC-V core in 16nm FinFET.A. Wang, B. Richards, P. Dabbelt, H. Mao, S. Bailey, J. Han, E. Chang, J. Dunn, E. Alon, und B. Nikolic. A-SSCC, Seite 305-308. IEEE, (2017)A Mixed-Signal RISC-V Signal Analysis SoC Generator With a 16-nm FinFET Instance.S. Bailey, P. Rigge, J. Han, R. Lin, E. Chang, H. Mao, Z. Wang, C. Markley, A. Izraelevitz, A. Wang und 21 andere Autor(en). J. Solid-State Circuits, 54 (10): 2786-2801 (2019)ACED: a hardware library for generating DSP systems.A. Wang, P. Rigge, A. Izraelevitz, C. Markley, J. Bachrach, und B. Nikolic. DAC, Seite 61:1-61:6. ACM, (2018)A Real-Time, 1.89-GHz Bandwidth, 175-kHz Resolution Sparse Spectral Analysis RISC-V SoC in 16-nm FinFET.A. Wang, W. Bae, J. Han, S. Bailey, O. Ocal, P. Rigge, Z. Wang, K. Ramchandran, E. Alon, und B. Nikolic. J. Solid-State Circuits, 54 (7): 1993-2008 (2019)A Generated Multirate Signal Analysis RISC-V SoC in 16nm FinFET.S. Bailey, J. Han, P. Rigge, R. Lin, E. Chang, H. Mao, Z. Wang, C. Markley, A. Izraelevitz, A. Wang und 21 andere Autor(en). A-SSCC, Seite 285-288. IEEE, (2018)A 65-nm CMOS Wideband TDD Front-End With Integrated T/R Switching via PA Re-Use.X. Xiao, A. Pratt, B. Yang, A. Wang, A. Niknejad, E. Alon, und B. Nikolic. J. Solid-State Circuits, 52 (7): 1768-1782 (2017)