PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kise, Kenji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An NoC-based evaluation platform for safety-critical automotive applications.

, , , , , und . APCCAS, Seite 679-682. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kise, Kenji
Eine Person hinzufügen mit dem Namen Kise, Kenji
 

Weitere Publikationen von Autoren mit dem selben Namen

A Challenge for an Efficient AMI-based Cache System on FPGA Soft Processors., , und . CANDAR, Seite 133-139. IEEE Computer Society, (2015)A framework for efficient rapid prototyping by virtually enlarging FPGA resources., und . ReConFig, Seite 1-8. IEEE, (2014)Ultrasmall: A Tiny Soft Processor Architecture with Multi-Bit Serial Datapaths for FPGAs., , , und . IEICE Transactions, 98-D (12): 2150-2158 (2015)ArchHDL: A Novel Hardware RTL Design Environment in C++., und . ARC, Volume 9040 von Lecture Notes in Computer Science, Seite 53-64. Springer, (2015)ScalableCore System: A Scalable Many-Core Simulator by Employing over 100 FPGAs., , , , und . ARC, Volume 7199 von Lecture Notes in Computer Science, Seite 138-150. Springer, (2012)SimAlpha Version 1.0: Simple and Readable Alpha Processor Simulator., , und . Asia-Pacific Computer Systems Architecture Conference, Volume 2823 von Lecture Notes in Computer Science, Seite 122-136. Springer, (2003)Parallel Processing of Matrix Multiplication in a CPU and GPU Heterogeneous Environment., , , und . VECPAR, Volume 4395 von Lecture Notes in Computer Science, Seite 305-318. Springer, (2006)Efficient Resource Shared RISC-V Multicore Processor., und . MCSoC, Seite 366-372. IEEE, (2021)Pattern-Based Systematic Task Mapping for Many-Core Processors., , , , und . ICNC, Seite 173-178. IEEE Computer Society, (2010)KNoCEmu: High Speed FPGA Emulator for Kilo-node Scale NoCs., , und . MCSoC, Seite 215-222. IEEE, (2014)