PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Lorenzini, Philippe"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design space exploration for partially reconfigurable architectures in real-time systems.

, , , , , und . Journal of Systems Architecture - Embedded Systems Design, 59 (8): 571-581 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jun. -Prof. Dr. Philippe Grönquist University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

FaRM: Fast Reconfiguration Manager for Reducing Reconfiguration Time Overhead on FPGA., , und . ARC, Volume 6578 von Lecture Notes in Computer Science, Seite 253-260. Springer, (2011)Dynamically reconfigurable entropy coder for multi-standard video adaptation using FaRM., , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 37 (1): 1-8 (2013)Design space exploration for partially reconfigurable architectures in real-time systems., , , , , und . Journal of Systems Architecture - Embedded Systems Design, 59 (8): 571-581 (2013)Study and Reduction of Variability in 28 nm Fully Depleted Silicon on Insulator Technology., , , , , und . J. Low Power Electronics, 12 (1): 64-73 (2016)VCO design in SOI technologies., , , , und . NEWCAS, Seite 420-423. IEEE, (2014)Design space exploration for partially reconfigurable architectures in real-time systems., , , , , und . Journal of Systems Architecture - Embedded Systems Design, 59 (8): 571-581 (2013)Low Power 28 nm Fully Depleted Silicon on Insulator 2.45 GHz Phase Locked Loop., , , und . J. Low Power Electronics, 10 (1): 149-162 (2014)Reconfiguration time overhead on field programmable gate arrays: reduction and cost model., , und . IET Computers & Digital Techniques, 6 (2): 105-113 (2012)Methodology for designing partially reconfigurable systems using transaction-level modeling., , und . DASIP, Seite 316-322. IEEE, (2011)