PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Acharyya, Dhruva"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Quiescent-Signal Analysis: A Multiple Supply Pad IDDQ Method.

, , , , und . IEEE Design & Test of Computers, 23 (4): 278-293 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Acharyya, Dhruva
Eine Person hinzufügen mit dem Namen Acharyya, Dhruva
 

Weitere Publikationen von Autoren mit dem selben Namen

A physical unclonable function defined using power distribution system equivalent resistance variations., , und . DAC, Seite 676-681. ACM, (2009)Characterizing within-die variation from multiple supply port IDDQ measurements., , und . ICCAD, Seite 418-424. ACM, (2009)Error-tolerant bit generation techniques for use with a hardware-embedded path delay PUF., , und . HOST, Seite 151-158. IEEE Computer Society, (2013)Defect Diagnosis Using a Current Ratio Based Quiescent Signal Analysis Model for Commercial Power Grids., , , , und . J. Electronic Testing, 19 (6): 611-623 (2003)Quiescent-Signal Analysis: A Multiple Supply Pad IDDQ Method., , , , und . IEEE Design & Test of Computers, 23 (4): 278-293 (2006)Leveraging existing power control circuits and power delivery architecture for variability measurement., , und . ITC, Seite 645-653. IEEE Computer Society, (2010)Quality metric evaluation of a physical unclonable function derived from an IC's power distribution system., , und . DAC, Seite 240-243. ACM, (2010)Hardware Results Demonstrating Defect Detection Using Power Supply Signal Measurements., und . VTS, Seite 433-438. IEEE Computer Society, (2005)Measuring within-die spatial variation profile through power supply current measurements., , und . ISQED, Seite 711-715. IEEE, (2011)Gate Leakage Effects on Yield and Design Considerations of PD/SOI SRAM Designs., , , , , , , und . ISQED, Seite 33-40. IEEE Computer Society, (2007)