PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "El-Moursy, Magdy A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High throughput architecture for CLICHÉ Network on Chip.

, , und . SoCC, Seite 155-158. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

A. Laukemann

A. Laukemann

A. Laukemann

A. Vo{\ss}

A. Afkari

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling of RLC interconnect lines., und . ISCAS, Seite 3889-3892. IEEE, (2010)Optimum wire tapering for minimum power dissipation in RLC interconnects., und . ISCAS, IEEE, (2006)Analysis and design of Network on Chip under high process variation., , und . ICECS, Seite 508-509. IEEE, (2015)Ultra-Fast DMAC TLM Model for High Speed Virtual Platform Simulation., , und . MTV, Seite 39-44. IEEE Computer Society, (2013)Asynchronous switching for low-power networks-on-chip., und . Microelectronics Journal, 42 (12): 1370-1379 (2011)High Throughput architecture for OCTAGON Network on Chip., , , und . ICECS, Seite 101-104. IEEE, (2009)Optimum wire sizing of RLC interconnect with repeaters., und . ACM Great Lakes Symposium on VLSI, Seite 27-32. ACM, (2003)Double Logarithmic Arithmetic Technique for Low-Power 3-D Graphics Applications., , , , und . IEEE Trans. VLSI Syst., 25 (7): 2144-2152 (2017)Virtual Verification and Validation of Automotive System., , , , , und . Journal of Circuits, Systems, and Computers, 28 (4): 1950071:1-1950071:25 (2019)Corrigendum to "High throughput asynchronous NoC design under high process variation" Integr. VLSI J. (2015) 1-13., , und . Integration, (2016)