Autor der Publikation

Algorithms for Switch-Scheduling in the Multimedia Router for LANs.

, , und . HiPC, Volume 2552 von Lecture Notes in Computer Science, Seite 219-231. Springer, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Yalamanchili, Sudhakar
Eine Person hinzufügen mit dem Namen Yalamanchili, Sudhakar
 

Weitere Publikationen von Autoren mit dem selben Namen

Traffic Scheduling Solutions with QoS Support for an Input-Buffered MultiMedia Router., , , , und . IEEE Trans. Parallel Distrib. Syst., 16 (11): 1009-1021 (2005)Neurocube: A Programmable Digital Neuromorphic Architecture with High-Density 3D Memory., , , , und . ISCA, Seite 380-392. IEEE Computer Society, (2016)A Hardware Approach to QoS Support in Cluster Environments: The Multimedia Router MMR., , , , und . PDPTA, Seite 220-226. CSREA Press, (2003)MMR: A High-Performance Multimedia Router - Architecture and Design Trade-Offs., , , , und . HPCA, Seite 300-309. IEEE Computer Society, (1999)FNM: An Enhanced Null-Message Algorithm for Parallel Simulation of Multicore Systems., , , und . ACM Trans. Model. Comput. Simul., 26 (2): 11:1-11:26 (2016)NeuroTrainer: An Intelligent Memory Module for Deep Learning Training., , , und . CoRR, (2017)A characterization and analysis of PTX kernels., , und . IISWC, Seite 3-12. IEEE Computer Society, (2009)Teaching Pipelining and Concurrency using Hardware Description Languages., , , , und . MSE, Seite 55-56. IEEE Computer Society, (1999)Eiger: A framework for the automated synthesis of statistical performance models., , , und . HiPC, Seite 1-6. IEEE Computer Society, (2012)Parallel image normalization on a mesh connected array processor., , und . Pattern Recognition, 20 (1): 115-124 (1987)