Autor der Publikation

Exploiting OpenMP and OpenACC to accelerate a geometric approach to molecular docking in heterogeneous HPC nodes.

, , , , , und . The Journal of Supercomputing, 75 (7): 3374-3396 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Power Estimation of System-Level Buses for Microprocessor-Based Architectures: A Case Study., , und . ICCD, Seite 131-. IEEE Computer Society, (1999)Systematic AUED Codes for Self-Checking Architectures., , und . DFT, Seite 183-191. IEEE Computer Society, (1998)DeSpErate: Speeding-up design space exploration by using predictive simulation scheduling., , , und . DATE, Seite 1-4. European Design and Automation Association, (2014)A Configurable Monitoring Infrastructure for NoC-Based Architectures., , und . IEEE Trans. VLSI Syst., 22 (11): 2436-2440 (2014)Automatic generation of error control codes for computer applications., , und . IEEE Trans. VLSI Syst., 6 (3): 502-506 (1998)Power estimation of embedded systems: a hardware/software codesign approach., , , und . IEEE Trans. VLSI Syst., 6 (2): 266-275 (1998)MiCOMP: Mitigating the Compiler Phase-Ordering Problem Using Optimization Sub-Sequences and Machine Learning., , , , , und . TACO, 14 (3): 29:1-29:28 (2017)COBAYN: Compiler Autotuning Framework Using Bayesian Networks., , , , , und . TACO, 13 (2): 21:1-21:25 (2016)ReSPIR: A Response Surface-Based Pareto Iterative Refinement for Application-Specific Design Space Exploration., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (12): 1816-1829 (2009)An instruction-level energy model for embedded VLIW architectures., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (9): 998-1010 (2002)