PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Zhou, Xuehai"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Unified Write Buffer Cache Management Scheme for Flash Memory.

, , , , , und . IEEE Trans. VLSI Syst., 22 (12): 2779-2792 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Huan Zhou University of Stuttgart

Yangchao Zhou University of Stuttgart

Qian Zhou University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Compile-Time Energy Reduction Techniques based on Voltage Scaling Characteristic., , , und . IASTED Conf. on Software Engineering, Seite 293-298. IASTED/ACTA Press, (2005)Compiling adaptive programs for real-time dynamic scheduling., , , und . IASTED Conf. on Software Engineering and Applications, Seite 565-570. IASTED/ACTA Press, (2004)An FPGA-Based Accelerator for Neighborhood-Based Collaborative Filtering Recommendation Algorithms., , , , und . CLUSTER, Seite 494-495. IEEE Computer Society, (2015)Heterothread: hybrid thread level parallelism on heterogeneous multicore architectures., , und . SIGBED Review, 10 (2): 14 (2013)A task-level OoO framework for heterogeneous systems., , , , , und . FPT, Seite 33-36. IEEE, (2012)Detecting Data Hazards in Multi-Processor System-on-Chips on FPGA., , , , , und . IPDPS Workshops, Seite 282-287. IEEE Computer Society, (2012)Bwasw-Cloud: Efficient sequence alignment algorithm for two big data with MapReduce., , , , und . ICADIWT, Volume 269 von Frontiers in Artificial Intelligence and Applications, Seite 213-218. IOS Press, (2014)PIE: A Pipeline Energy-Efficient Accelerator for Inference Process in Deep Neural Networks., , , , , und . ICPADS, Seite 1067-1074. IEEE, (2016)MALOC: A Fully Pipelined FPGA Accelerator for Convolutional Neural Networks With All Layers Mapped on Chip., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 37 (11): 2601-2612 (2018)Chinese Language Processing Based on Stroke Representation and Multidimensional Representation., , , , , und . IEEE Access, (2018)