Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Compact Test Generation With an Influence Input Measure for Launch-On-Capture Transition Fault Testing., , , und . IEEE Trans. VLSI Syst., 22 (9): 1968-1979 (2014)Safety Property Verification Using Sequential SAT and Bounded Model Checking., , , und . IEEE Design & Test of Computers, 21 (2): 132-143 (2004)An almost full-scan BIST solution-higher fault coverage and shorter test application time., , und . ITC, Seite 1065-1073. IEEE Computer Society, (1998)Test cost reduction through performance prediction using virtual probe., , , , und . ITC, Seite 1-9. IEEE Computer Society, (2011)Production-oriented interface testing for PCI-Express by enhanced loop-back technique., , , , , und . ITC, Seite 10. IEEE Computer Society, (2005)Analysis of Delay Test Effectiveness with a Multiple-Clock Scheme., , , , , , und . ITC, Seite 407-416. IEEE Computer Society, (2002)Test data analytics - Exploring spatial and test-item correlations in production test data., , , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2013)Feature engineering with canonical analysis for effective statistical tests screening test escapes., , und . ITC, Seite 1-10. IEEE Computer Society, (2014)Pattern generation for delay testing and dynamic timing analysisconsidering power-supply noise effects., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 20 (3): 416-425 (2001)A hybrid methodology for switching activities estimation., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 17 (4): 357-366 (1998)