PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Arsovski, Igor"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
12.4 1.4Gsearch/s 2Mb/mm2 TCAM using two-phase-precharge ML sensing and power-grid preconditioning to reduce Ldi/dt power-supply noise by 50%.

, , , , , , , , , , , , und . ISSCC, Seite 212-213. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

PD Dr. Igor Shevchuk University of Stuttgart

Igor Hörner University of Stuttgart

Dr. phil. Igor Kristic University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-noise embedded CAM with reduced slew-rate match-lines and asynchronous search-lines., und . CICC, Seite 447-450. IEEE, (2005)A 64Mb SRAM in 32nm High-k metal-gate SOI technology with 0.7V operation enabled by stability, write-ability and read-ability enhancements., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 254-256. IEEE, (2011)Self-referenced sense amplifier for across-chip-variation immune sensing in high-performance Content-Addressable Memories., und . CICC, Seite 453-456. IEEE, (2006)1Gsearch/sec Ternary Content Addressable Memory compiler with silicon-aware Early-Predict Late-Correct single-ended sensing., , , und . VLSIC, Seite 116-117. IEEE, (2012)A 64 Mb SRAM in 32 nm High-k Metal-Gate SOI Technology With 0.7 V Operation Enabled by Stability, Write-Ability and Read-Ability Enhancements., , , , , , , , und . J. Solid-State Circuits, 47 (1): 97-106 (2012)A 64Mb SRAM in 22nm SOI technology featuring fine-granularity power gating and low-energy power-supply-partition techniques for 37% leakage reduction., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 322-323. IEEE, (2013)A 32 nm 0.58-fJ/Bit/Search 1-GHz Ternary Content Addressable Memory Compiler Using Silicon-Aware Early-Predict Late-Correct Sensing With Embedded Deep-Trench Capacitor Noise Mitigation., , , und . J. Solid-State Circuits, 48 (4): 932-939 (2013)Tail-Bit Tracking circuit with degraded VGS bit-cell mimic array for a 50% search-time and 200mV Vmin improvement in a Ternary Content Addressable Memory., , , , und . CICC, Seite 1-4. IEEE, (2013)Improved Match-Line Test and Repair Methodology Including Power-Supply Noise Testing for Content-Addressable Memories., , , und . ITC, Seite 1-9. IEEE Computer Society, (2006)12.4 1.4Gsearch/s 2Mb/mm2 TCAM using two-phase-precharge ML sensing and power-grid preconditioning to reduce Ldi/dt power-supply noise by 50%., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 212-213. IEEE, (2017)