Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. David Remy University of Stuttgart

Periodic Trajectories of Passive One-Legged Hopper, und . Dataset, (2024)Related to: M. Raff, N. Rosa and C. D. Remy, "Connecting Gaits in Energetically Conservative Legged Systems," in IEEE Robotics and Automation Letters, vol. 7, no. 3, pp. 8407-8414, July 2022,. doi: 10.1109/LRA.2022.3186500.
 

Weitere Publikationen von Autoren mit dem selben Namen

Register pointer architecture for efficient embedded processors., , , , , und . DATE, Seite 600-605. EDA Consortium, San Jose, CA, USA, (2007)Navigating the cache hierarchy with a single lookup., , und . ISCA, Seite 133-144. IEEE Computer Society, (2014)Efficient Embedded Computing., , , , , , , und . IEEE Computer, 41 (7): 27-32 (2008)Using Hardware Transactional Memory for High-Performance Computing., , , , , und . IPDPS Workshops, Seite 1660-1667. IEEE, (2011)StatTask: reuse distance analysis for task-based applications., , und . RAPIDO@HiPEAC, Seite 1:1-1:7. ACM, (2015)TaskInsight: Understanding Task Schedules Effects on Memory and Performance., , , und . PMAM@PPoPP, Seite 11-20. ACM, (2017)An Energy-Efficient Processor Architecture for Embedded Systems., , , , und . IEEE Comput. Archit. Lett., 7 (1): 29-32 (2008)Bandwidth Bandit: Quantitative characterization of memory contention., , , und . CGO, Seite 19:1-19:10. IEEE Computer Society, (2013)StatCC: a statistical cache contention model., , und . PACT, Seite 551-552. ACM, (2010)Freeway: Maximizing MLP for Slice-Out-of-Order Execution., , und . HPCA, Seite 558-569. IEEE, (2019)