PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Fornaciari, William"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reliable power and time-constraints-aware predictive management of heterogeneous exascale systems.

, , , , , , , , , , , , , , , , , , , , und . SAMOS, Seite 187-194. ACM, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Fornaciari, William
Eine Person hinzufügen mit dem Namen Fornaciari, William
 

Weitere Publikationen von Autoren mit dem selben Namen

The role of VHDL within the TOSCA hardware/software codesign framework., , , und . EURO-DAC, Seite 612-617. IEEE Computer Society, (1994)Power Estimation of System-Level Buses for Microprocessor-Based Architectures: A Case Study., , und . ICCD, Seite 131-. IEEE Computer Society, (1999)Resource-Aware Application Execution Exploiting the BarbequeRTRM., , , , und . RES4ANT@DATE, Volume 1643 von CEUR Workshop Proceedings, Seite 3-7. CEUR-WS.org, (2016)The Misconception of Exponential Tail Upper-Bounding in Probabilistic Real Time., , und . Embedded Systems Letters, 11 (3): 77-80 (2019)A new architecture for the automatic design of custom digital neural network., und . IEEE Trans. VLSI Syst., 3 (4): 502-506 (1995)Power estimation of embedded systems: a hardware/software codesign approach., , , und . IEEE Trans. VLSI Syst., 6 (2): 266-275 (1998)A spice-based approach to steady state circuit analysis., und . I. J. Circuit Theory and Applications, 21 (5): 437-442 (1993)BlackOut: Enabling fine-grained power gating of buffers in Network-on-Chip routers., , , , , und . J. Parallel Distrib. Comput., (2017)An instruction-level functionally-based energy estimation model for 32-bits microprocessors., , , und . DAC, Seite 346-351. ACM, (2000)Consolidation of multi-tier workloads with performance and reliability constraints., , , und . HPCS, Seite 74-83. IEEE, (2012)