PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Matsuzawa, Akira"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 60-GHz 16QAM 11Gbps direct-conversion transceiver in 65nm CMOS.

, , , , , , , , , und . ASP-DAC, Seite 467-468. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Matsuzawa, Akira
Eine Person hinzufügen mit dem Namen Matsuzawa, Akira
 

Weitere Publikationen von Autoren mit dem selben Namen

A 28-GHz fractional-N frequency synthesizer with reference and frequency doublers for 5G cellular., , , , , , , und . ESSCIRC, Seite 76-79. IEEE, (2015)19.5 An HCI-healing 60GHz CMOS transceiver., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)Radio receiver front-end using time-based all-digital ADC (TAD)., , , , , , , , , und 3 andere Autor(en). ICECS, Seite 471-473. IEEE, (2014)A CMOS Smart Image Sensor LSI for Focal-Plane Compression., , , , , , , und . ASP-DAC, Seite 339-340. IEEE, (1998)Design, Fabrications and Use of Mixed-Signal IC Testability Structures., , , , , und . ITC, Seite 489-498. IEEE Computer Society, (1997)Feedforward compensation technique for all digital phase locked loop based synthesizers., , und . ISCAS, IEEE, (2006)A 3.6 GHz Low-Noise Fractional-N Digital PLL Using SAR-ADC-Based TDC., , , und . J. Solid-State Circuits, 51 (10): 2345-2356 (2016)A 6 bit, 7 mW, 700 MS/s Subranging ADC Using CDAC and Gate-Weighted Interpolation., , , und . IEICE Transactions, 96-A (2): 422-433 (2013)A 0.5-V, 0.05-to-3.2 GHz LC-Based Clock Generator for Substituting Ring Oscillators under Low-Voltage Condition., , und . IEICE Transactions, 95-C (7): 1285-1296 (2012)A 72.4dB-SNDR 20MHz-Bandwidth Continuous-Time ΔΣ ADC with High-Linearity Gm-Cells., , , und . IEICE Transactions, 101-C (4): 197-205 (2018)