Autor der Publikation

Retention-Aware Test Scheduling for BISTed Embedded SRAMs.

, , und . European Test Symposium, Seite 83-88. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Retention-Aware Test Scheduling for BISTed Embedded SRAMs., , und . European Test Symposium, Seite 83-88. IEEE Computer Society, (2006)Placement and Routing for Cross-Referencing Digital Microfluidic Biochips., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (7): 1000-1010 (2011)Slicing floorplan with clustering constraint., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (5): 652-658 (2003)Slicing floorplans with boundary constraints., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (9): 1385-1389 (1999)Placement constraints in floorplan design., , und . IEEE Trans. VLSI Syst., 12 (7): 735-745 (2004)Handling routability in floorplan design with twin binary trees., , und . Integration, 42 (4): 449-456 (2009)Congestion prediction in early stages of physical design., , und . ACM Trans. Design Autom. Electr. Syst., 14 (1): 12:1-12:18 (2009)RippleFPGA: Routability-Driven Simultaneous Packing and Placement for Modern FPGAs., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 37 (10): 2022-2035 (2018)CRMA: Incorporating Cut Redistribution With Mask Assignment to Enable the Fabrication of 1-D Gridded Design., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 37 (10): 2036-2049 (2018)Congestion Estimation with Buffer Planning in Floorplan Design., , und . DATE, Seite 696-701. IEEE Computer Society, (2002)