Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Heterogeneous Chip Multiprocessors.

R. Kumar, D. Tullsen, N. Jouppi, und P. Ranganathan. IEEE Computer, 38 (11): 32-38 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

PD Dr. Norman Stutzig University of Stuttgart

PD Dr. Norman Domeier University of Stuttgart

P. Hommel

P. Abegglen

P. Krasteva

Weitere Publikationen von Autoren mit dem selben Namen

Single-ISA Heterogeneous Multi-Core Architectures: The Potential for Processor Power Reduction.R. Kumar, K. Farkas, N. Jouppi, P. Ranganathan, und D. Tullsen. MICRO, Seite 81-92. IEEE Computer Society, (2003)Core architecture optimization for heterogeneous chip multiprocessors.R. Kumar, D. Tullsen, und N. Jouppi. PACT, Seite 23-32. ACM, (2006)i2WAP: Improving non-volatile cache lifetime by reducing inter- and intra-set write variations.J. Wang, X. Dong, Y. Xie, und N. Jouppi. HPCA, Seite 234-245. IEEE Computer Society, (2013)Telepresence Systems With Automatic Preservation of User Head Height, Local Rotation, and Remote Translation.N. Jouppi, und S. Thomas. ICRA, Seite 62-68. IEEE, (2005)The Multicluster Architecture: Reducing Processor Cycle Time Through Partitioning.K. Farkas, P. Chow, N. Jouppi, und Z. Vranesic. International Journal of Parallel Programming, 27 (5): 327-356 (1999)Heterogeneous Chip Multiprocessors.R. Kumar, D. Tullsen, N. Jouppi, und P. Ranganathan. IEEE Computer, 38 (11): 32-38 (2005)Isolation in Commodity Multicore Processors.N. Aggarwal, P. Ranganathan, N. Jouppi, und J. Smith. IEEE Computer, 40 (6): 49-59 (2007)Timing Analysis and Performance Improvement of MOS VLSI Designs.N. Jouppi. IEEE Trans. on CAD of Integrated Circuits and Systems, 6 (4): 650-665 (1987)MIPS: A microprocessor architecture.J. Hennessy, N. Jouppi, S. Przybylski, C. Rowen, T. Gross, F. Baskett, und J. Gill. MICRO, Seite 17-22. ACM/IEEE, (1982)Implementing high availability memory with a duplication cache.N. Aggarwal, J. Smith, K. Saluja, N. Jouppi, und P. Ranganathan. MICRO, Seite 71-82. IEEE Computer Society, (2008)