Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Adaptive History-Based Memory Schedulers for Modern Processors., und . IEEE Micro, 26 (1): 22-29 (2006)Profiling and Optimizing Transactional Memory Applications., , , , , , und . International Journal of Parallel Programming, 40 (1): 25-56 (2012)Circuit design of a dual-versioning L1 data cache for optimistic concurrency., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 325-330. ACM, (2011)Discovering and understanding performance bottlenecks in transactional applications., , , , , , und . PACT, Seite 285-294. ACM, (2010)A comprehensive approach to DRAM power management., und . HPCA, Seite 305-316. IEEE Computer Society, (2008)Resource-bounded multicore emulation using Beefarm., , , , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 36 (8): 620-631 (2012)An Evaluation of High-Level Mechanistic Core Models., , , , und . TACO, 11 (3): 28:1-28:25 (2014)Automatic SMT threading for OpenMP applications on the Intel Xeon Phi co-processor., , , , , und . ROSS@ICS, Seite 7:1-7:7. ACM, (2014)Undersubscribed threading on clustered cache architectures., , , , , und . HPCA, Seite 678-689. IEEE Computer Society, (2014)TMbox: A Flexible and Reconfigurable 16-Core Hybrid Transactional Memory System., , , , , , , und . FCCM, Seite 146-153. IEEE Computer Society, (2011)