Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. -Ing. Krzysztof Rudion University of Stuttgart

Zeitreihenbasierte Modellierung des Ladebedarfs batterie-elektrischer Lkw für die probabilistische Netzplanung, und . ETG Kongress 2023 : Die Energiewende beschleunigen, 170, Seite 969-976. Berlin, VDE Verlag, (2023)
Zeitreihenbasierte Modellierung des Ladebedarfs batterie-elektrischer Lkw für die probabilistische Netzplanung, und . ETG Kongress 2023 : Die Energiewende beschleunigen, 170, Seite 969-976. Berlin, VDE Verlag, (2023)Blindleistungssteuerung von dezentralen Erzeugungsanlagen zur Verlustreduktion in 110 kV-Netzen mittels linearer Optimierung, und . ETG Kongress 2023 : Die Energiewende beschleunigen, 170, Seite 267-272. Berlin, VDE Verlag, (2023)
 

Weitere Publikationen von Autoren mit dem selben Namen

Preface., und . Computer Languages, Systems & Structures, 34 (4): 151-152 (2008)Analyzing the impact of useless write-backs on the endurance and energy consumption of PCM main memory., , , , und . ISPASS, Seite 56-65. IEEE Computer Society, (2011)Scheduling with Dynamic Voltage/Speed Adjustment Using Slack Reclamation in Multi-Processor Real-Time Systems., , und . RTSS, Seite 84-94. IEEE Computer Society, (2001)Power Aware Mapping of Real-Time Tasks to Multiprocessors., , , und . Handbook of Parallel Computing, Chapman and Hall/CRC, (2007)COMeT+: Continuous Online Memory Testing with Multi-Threading Extension., , und . IEEE Trans. Computers, 63 (7): 1668-1681 (2014)Near-Memory Caching for Improved Energy Consumption., , , und . IEEE Trans. Computers, 56 (11): 1441-1455 (2007)Short Courses in System-on-a-Chip (SoC) Design., , , , , , und . MSE, Seite 126-127. IEEE Computer Society, (2003)A Speculative Trace Reuse Architecture with Reduced Hardware Requirements., , , , und . SBAC-PAD, Seite 47-54. IEEE Computer Society, (2006)LLS: Cooperative integration of wear-leveling and salvaging for PCM main memory., , , , und . DSN, Seite 221-232. IEEE Compute Society, (2011)The Limits of Speculative Trace Reuse on Deeply Pipelined Processors., , , , und . SBAC-PAD, Seite 36-45. IEEE Computer Society, (2003)