PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ryu, Kyungho"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-Speed, Low-Power, and Highly Reliable Frequency Multiplier for DLL-Based Clock Generator.

, , , , und . IEEE Trans. VLSI Syst., 24 (4): 1484-1492 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ryu, Kyungho
Eine Person hinzufügen mit dem Namen Ryu, Kyungho
 

Weitere Publikationen von Autoren mit dem selben Namen

A 90° phase-shift DLL with closed-loop DCC for high-speed mobile DRAM interface., , und . IEEE Trans. Consumer Electronics, 56 (4): 2400-2405 (2010)Level-Converting Retention Flip-Flop for Reducing Standby Power in ZigBee SoCs., , , , und . IEEE Trans. VLSI Syst., 23 (3): 413-421 (2015)Process Variation Tolerant All-Digital 90° Phase Shift DLL for DDR3 Interface., , , , , , , und . IEEE Trans. on Circuits and Systems, 59-I (10): 2186-2196 (2012)A DLL based clock generator for low-power mobile SoCs., , und . IEEE Trans. Consumer Electronics, 56 (3): 1950-1956 (2010)All-Digital 90° Phase-Shift DLL With Dithering Jitter Suppression Scheme., , , und . IEEE Trans. VLSI Syst., 24 (3): 1015-1024 (2016)High-performance low-power magnetic tunnel junction based non-volatile flip-flop., , , , , und . ISCAS, Seite 1953-1956. IEEE, (2014)A Magnetic Tunnel Junction Based Zero Standby Leakage Current Retention Flip-Flop., , , , , und . IEEE Trans. VLSI Syst., 20 (11): 2044-2053 (2012)ADDLL for Clock-Deskew Buffer in High-Performance SoCs., , , und . IEEE Trans. VLSI Syst., 21 (7): 1368-1373 (2013)A Novel Sensing Circuit for Deep Submicron Spin Transfer Torque MRAM (STT-MRAM)., , , und . IEEE Trans. VLSI Syst., 20 (1): 181-186 (2012)All-Digital Fast-Locking Delay-Locked Loop Using a Cyclic-Locking Loop for DRAM., , , , und . IEEE Trans. on Circuits and Systems, 62-II (11): 1023-1027 (2015)