PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Xie, Yuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Thermal-Aware Task Allocation and Scheduling for Embedded Systems.

, , , , und . DATE, Seite 898-899. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yifan Xie University of Stuttgart

Yiwen Yuan University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Cambricon: An Instruction Set Architecture for Neural Networks., , , , , , , und . ISCA, Seite 393-405. IEEE Computer Society, (2016)Modeling and design analysis of 3D vertical resistive memory - A low cost cross-point architecture., , , und . ASP-DAC, Seite 825-830. IEEE, (2014)Energy and performance driven circuit design for emerging phase-change memory., , , und . ASP-DAC, Seite 193-198. IEEE, (2010)Design Space Exploration for 3-D Cache., , , , und . IEEE Trans. VLSI Syst., 16 (4): 444-455 (2008)Hyperspectral Image Restoration via Iteratively Regularized Weighted Schatten p-Norm Minimization., , , , , und . IEEE Trans. Geoscience and Remote Sensing, 54 (8): 4642-4659 (2016)Modeling Soft Errors at the Device and Logic Levels for Combinational Circuits., , , , , , , und . IEEE Trans. Dependable Sec. Comput., 6 (3): 202-216 (2009)Power optimization for FinFET-based circuits using genetic algorithms., und . SoCC, Seite 211-214. IEEE, (2008)Thermal-Aware Task Allocation and Scheduling for Embedded Systems., , , , und . DATE, Seite 898-899. IEEE Computer Society, (2005)Case Study of Reliability-Aware and Low-Power Design., , , , , und . IEEE Trans. VLSI Syst., 16 (7): 861-873 (2008)Code Compression for VLIW Embedded Systems Using a Self-Generating Table., , und . IEEE Trans. VLSI Syst., 15 (10): 1160-1171 (2007)