Autor der Publikation

Power grid analysis using random walks.

, , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (8): 1204-1224 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An Efficient Algorithm for Calculating the Worst-case Delay due to Crosstalk., und . ICCD, Seite 76-. IEEE Computer Society, (2003)Adapting to the times [review of Adaptive Techniques for Dynamic Processor Optimization: Theory and Practice (Wang, A. and Naffziger, S., Eds.; 2008)].. IEEE Design & Test of Computers, 25 (5): 496-497 (2008)Book Reviews: Plumbing the Depths of Leakage.. IEEE Design & Test of Computers, 23 (4): 318-319 (2006)DAC Highlights., und . IEEE Design & Test of Computers, 23 (3): 182-184 (2006)Designing "Vary" Good Circuitry.. IEEE Design & Test of Computers, 22 (6): 596-597 (2005)Physical Design for Three-Dimensional Circuits., und . Handbook of Algorithms for Physical Design Automation, Auerbach Publications, (2008)A fast global gate collapsing technique for high performance designs using static CMOS and pass transistor logic., , und . ICCD, Seite 276-281. (1998)CATALYST: planning layer directives for effective design closure., , , , , und . DATE, Seite 1873-1878. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Improving STT-MRAM density through multibit error correction., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Capturing the Effect of Crosstalk on Delay.. VLSI Design, Seite 364-369. IEEE Computer Society, (2000)