PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Piestrak, Stanislaw J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of a fault-tolerant coarse-grained.

, , , und . ISQED, Seite 845-852. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

J. K\"astner

J. Schwarz

J. K\"astner

J Walter

J. Vogel

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-Overhead Fault-Tolerance Technique for a Dynamically Reconfigurable Softcore Processor., , und . IEEE Trans. Computers, 62 (6): 1179-1192 (2013)On Reducing Error Rate of Data Protected Using Systematic Unordered Codes in Asymmetric Channels.. DSD, Seite 133-140. IEEE Computer Society, (2010)The minimal test set for sorting networks and the use of sorting networks in self-testing checkers for unordered codes.. FTCS, Seite 457-464. IEEE Computer Society, (1990)Design of cost-efficient multipliers modulo 2a-1.. ISCAS, Seite 4093-4096. IEEE, (2010)Design of Reverse Converters for a New Flexible RNS Five-Moduli Set 2k, 2n-1, 2n+1, 2n+1-1, 2n-1-1 (n Even)., und . CSSP, 36 (11): 4593-4614 (2017)Design of RNS Reverse Converters with Constant Shifting to Residue Datapath Channels., und . Signal Processing Systems, 90 (3): 323-339 (2018)Error recovery technique for coarse-grained reconfigurable architectures., , , und . DDECS, Seite 441-446. IEEE Computer Society, (2011)The Minimal Test Set for Multioutput Threshold Circuits Implemented as Sorting Networks.. IEEE Trans. Computers, 42 (6): 700-712 (1993)Design of High-Speed and Cost-Effective Self-Testing Checkers for Low-Cost Arithmetic Codes.. IEEE Trans. Computers, 39 (3): 360-374 (1990)Design of the coarse-grained reconfigurable architecture DART with on-line error detection., , , und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (2): 124-136 (2014)