PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Polian, Ilia"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Definition and Classification of Timing Anomalies.

, , , , , , und . WCET, Volume 4 von OASIcs, Internationales Begegnungs- und Forschungszentrum fuer Informatik (IBFI), Schloss Dagstuhl, Germany, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. rer. nat. Ilia Polian University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Power Supply Noise: Causes, Effects, and Testing.. J. Low Power Electronics, 6 (2): 326-338 (2010)Scalable Delay Fault BIST for Use with Low-Cost ATE., und . J. Electronic Testing, 20 (2): 181-197 (2004)On Detection of Resistive Bridging Defects by Low-Temperature and Low-Voltage Testing., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (2): 327-338 (2008)Pre-characterization procedure for a mixed mode simulation of IR-drop induced delays., , , , , , und . LATW, Seite 1-6. IEEE Computer Society, (2013)Nichtstandardfehlermodelle für digitale Logikschaltkreise: Simulation, prüfgerechter Entwurf, industrielle Anwendungen (On Non-standard Fault Models for Logic Digital Circuits: Simulation, Design for Testability, Industrial Applications).. it - Information Technology, 47 (3): 172-174 (2005)Hardware security and test: Friends or enemies?. it - Information Technology, 56 (4): 192-202 (2014)Special session 4B: Panel low-power test and noise-aware test: Foes or friends?. VTS, Seite 130. IEEE Computer Society, (2010)Efficient SAT-based dynamic compaction and relaxation for longest sensitizable paths., , , , und . DATE, Seite 448-453. EDA Consortium San Jose, CA, USA / ACM DL, (2013)A Family of Logical Fault Models for Reversible Circuits., , , und . Asian Test Symposium, Seite 422-427. IEEE Computer Society, (2005)Diagnosis of Realistic Defects Based on the X-Fault Model., , , , , , , und . DDECS, Seite 263-266. IEEE Computer Society, (2008)