PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Arimoto, Kazutami"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Bounded model checking of Time Petri Nets using SAT solver.

, , , , , und . IEICE Electronic Express, 12 (2): 20141112 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Arimoto, Kazutami
Eine Person hinzufügen mit dem Namen Arimoto, Kazutami
 

Weitere Publikationen von Autoren mit dem selben Namen

A Scalable Massively Parallel Processor for Real-Time Image Processing., , , , , , , , , und 9 andere Autor(en). J. Solid-State Circuits, 46 (10): 2363-2373 (2011)A Study of Sense-Voltage Margins in Low-Voltage-Operating Embedded DRAM Macros., , , , , , , , , und 2 andere Autor(en). IEICE Transactions, 88-C (10): 2020-2027 (2005)A soft-error-immune maintenance-free TCAM architecture with associated embedded DRAM., , , und . CICC, Seite 451-454. IEEE, (2005)Test Pattern Considerations for Fault Tolerant High Density DRAM., , , , , und . ITC, Seite 451-455. IEEE Computer Society, (1985)Design of a Processing Element Based on Quaternary Differential Logic for a Multi-Core SIMD Processor., , , , und . ISMVL, Seite 43. IEEE Computer Society, (2007)A High-Density Scalable Twin Transistor RAM (TTRAM) With Verify Control for SOI Platform Memory IPs., , , , , und . J. Solid-State Circuits, 42 (11): 2611-2619 (2007)Heterogeneous Multicore SoC With SiP for Secure Multimedia Applications., , , , , , , , , und 6 andere Autor(en). J. Solid-State Circuits, 44 (8): 2251-2259 (2009)A Configurable Enhanced TTRAM Macro for System-Level Power Management Unified Memory., , , , , , , und . J. Solid-State Circuits, 42 (4): 853-861 (2007)An 80Gb/s dependable communication SoC with PCI express I/F and 8 CPUs., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 266-268. IEEE, (2011)Highly Reliable Testing of ULSI Memories with On-Chip Voltage-Down Converters., , , , , , und . IEEE Design & Test of Computers, 10 (2): 6-12 (1993)