PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kang, Sung-Mo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Matrix unit cell scheduler (MUCS) for input-buffered ATM switches.

, , und . IEEE Communications Letters, 2 (1): 20-23 (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

M.Sc Yeonse Kang University of Stuttgart

Dr. Germán Molpeceres de Diego University of Stuttgart

Dr. Dieter Moosmayer University of Stuttgart

Kilian Mouris University of Stuttgart

David Moser University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Analysis of Passive Memristive Devices Array: Data-Dependent Statistical Model and Self-Adaptable Sense Resistance for RRAMs., , und . Proceedings of the IEEE, 100 (6): 2021-2032 (2012)Memristors: Devices, Models, and Applications Scanning the Issue., , und . Proceedings of the IEEE, 100 (6): 1911-1919 (2012)Computer Modeling and Simulation of the Optoelectronic Technology Consortium (OETC) Optical Bus., , , , und . IEEE Journal on Selected Areas in Communications, 15 (4): 717-730 (1997)Oxide-Tunneling Leakage Suppressed SRAM for Sub-65-nm Very Large Scale Integrated Circuits., , , und . J. Low Power Electronics, 7 (1): 87-95 (2011)Data-Dependent Statistical Memory Model for Passive Array of Memristive Devices., , und . IEEE Trans. on Circuits and Systems, 57-II (12): 986-990 (2010)High-Performance MCM Routing., , , und . IEEE Design & Test of Computers, 10 (4): 27-37 (1993)Analytic transient solution of general MOS circuit primitives., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 11 (6): 719-731 (1992)A new triple-layer OTC channel router., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 15 (9): 1059-1070 (1996)Crosstalk noise minimization in domino logic design., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 20 (9): 1091-1100 (2001)Chip-level charged-device modeling and simulation in CMOS integrated circuits., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (1): 67-81 (2003)