Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

TRIAD: a triple patterning lithography aware detailed router.

Y. Lin, B. Yu, D. Pan, und Y. Li. CoRR, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rolf Beißwanger University of Stuttgart

Wei Yu University of Stuttgart

Zili Yu University of Stuttgart

Martin Beisel University of Stuttgart

Bo Hung Yu University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Semantic-Based Content Search in P2P Network.H. Shen, Y. Shu, und B. Yu. IEEE Trans. Knowl. Data Eng., 16 (7): 813-826 (2004)A Configuration Tool to Increase Product Competitiveness.B. Yu, und H. Skovgaard. IEEE Intelligent Systems, 13 (4): 34-41 (1998)Knowledge Node and Relation Detection.J. Qin, B. Yu, und L. Wang. NKOS@TPDL, Volume 2200 von CEUR Workshop Proceedings, Seite 29-44. CEUR-WS.org, (2018)TimingCamouflage: Improving circuit security against counterfeiting by unconventional timing.G. Zhang, B. Li, B. Yu, D. Pan, und U. Schlichtmann. DATE, Seite 91-96. IEEE, (2018)Smart building uncertainty analysis via adaptive Lasso.B. Lin, und B. Yu. IET Cyper-Phys. Syst.: Theory & Appl., 2 (1): 42-48 (2017)Machine learning and pattern matching in physical design.B. Yu, D. Pan, T. Matsunawa, und X. Zeng. ASP-DAC, Seite 286-293. IEEE, (2015)A high-performance triple patterning layout decomposer with balanced density.B. Yu, Y. Lin, G. Luk-Pat, D. Ding, K. Lucas, und D. Pan. ICCAD, Seite 163-169. IEEE, (2013)Self-aligned double patterning layout decomposition with complementary e-beam lithography.J. Gao, B. Yu, und D. Pan. ASP-DAC, Seite 143-148. IEEE, (2014)Adaptive 3D-IC TSV Fault Tolerance Structure Generation.S. Chen, Q. Xu, und B. Yu. IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (5): 949-960 (2019)Methodology for Standard Cell Compliance and Detailed Placement for Triple Patterning Lithography.B. Yu, X. Xu, J. Gao, Y. Lin, Z. Li, C. Alpert, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (5): 726-739 (2015)