Autor der Publikation

On Aging-Aware Signoff for Circuits With Adaptive Voltage Scaling.

, , und . IEEE Trans. on Circuits and Systems, 61-I (10): 2920-2930 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

ITRS 2.0: Toward a re-framing of the Semiconductor Technology Roadmap., , , , und . ICCD, Seite 139-146. IEEE Computer Society, (2014)3DIC benefit estimation and implementation guidance from 2DIC implementation., , , , und . DAC, Seite 30:1-30:6. ACM, (2015)Learning-based prediction of embedded memory timing failures during initial floorplan design., , , , und . ASP-DAC, Seite 178-185. IEEE, (2016)BEOL stack-aware routability prediction from placement using data mining techniques., , , , und . ICCD, Seite 41-48. IEEE Computer Society, (2016)Revisiting 3DIC Benefit with Multiple Tiers., , und . SLIP, Seite 6:1-6:8. ACM, (2016)Routability Optimization for Industrial Designs at Sub-14nm Process Nodes Using Machine Learning., , , und . ISPD, Seite 15-21. ACM, (2017)Optimizing Stochastic Circuits for Accuracy-Energy Tradeoffs., , , , und . ICCAD, Seite 178-185. IEEE, (2015)Impact of adaptive voltage scaling on aging-aware signoff., , und . DATE, Seite 1683-1688. EDA Consortium San Jose, CA, USA / ACM DL, (2013)The ITRS MPU and SOC system drivers: Calibration and implications for design-based equivalent scaling in the roadmap., , , und . ICCD, Seite 153-160. IEEE Computer Society, (2014)Trading Accuracy for Energy in Stochastic Circuit Design., , , , und . JETC, 13 (3): 47:1-47:30 (2017)