Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Gunda, Arun
Eine Person hinzufügen mit dem Namen Gunda, Arun
 

Weitere Publikationen von Autoren mit dem selben Namen

Multiple fault activation cycle tests for transistor stuck-open faults., , , und . ITC, Seite 821. IEEE Computer Society, (2010)Failure Analysis for Full-Scan Circuits., und . ITC, Seite 636-645. IEEE Computer Society, (1995)Test Generation for Open Defects in CMOS Circuits., , , , und . DFT, Seite 41-49. IEEE Computer Society, (2006)Silicon Evaluation of Cell-Aware ATPG Tests and Small Delay Tests., , , , und . ATS, Seite 101-106. IEEE Computer Society, (2014)A Novel Method of Improving Transition Delay Fault Coverage Using Multiple Scan Enable Signals., , , , und . ICCD, Seite 471-474. IEEE Computer Society, (2005)A Unified Method to Detect Transistor Stuck-Open Faults and Transition Delay Faults., , , , und . European Test Symposium, Seite 185-192. IEEE Computer Society, (2006)Should Illinois-Scan Based Architectures be Centralized or Distributed?, , und . DFT, Seite 406-414. IEEE Computer Society, (2005)Improved Delay Fault Coverage Using Subsets of Flip-flops to Launch Transitions., , , , und . Asian Test Symposium, Seite 202-207. IEEE Computer Society, (2005)Clock Gate Test Points., und . ITC, Seite 84-93. IEEE Computer Society, (2010)Comparative study of centralised and distributed compatibility-based test data compression., , und . IET Computers & Digital Techniques, 2 (2): 108-117 (2008)