Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Active shielding of RLC global interconnects.

H. Kaul, D. Sylvester, und D. Blaauw. Timing Issues in the Specification and Synthesis of Digital Systems, Seite 98-104. ACM, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

T. Ertl

Dr. Marie Davidova University of Stuttgart

T. Vietor

T. Maier

T. Maier

Weitere Publikationen von Autoren mit dem selben Namen

Derivation of signal flow for switch-level simulation.D. Blaauw, D. Saab, J. Long, und J. Abraham. EURO-DAC, Seite 301-305. IEEE Computer Society, (1990)Design-Time Optimization of Post-Silicon Tuned Circuits Using Adaptive Body Bias.S. Kulkarni, D. Sylvester, und D. Blaauw. IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (3): 481-494 (2008)Receiver Modeling for Static Functional Crosstalk Analysis.M. Nanua, und D. Blaauw. PATMOS, Volume 4148 von Lecture Notes in Computer Science, Seite 329-339. Springer, (2006)Circuit optimization techniques to mitigate the effects of soft errors in combinational logic.R. Rao, V. Joshi, D. Blaauw, und D. Sylvester. ACM Trans. Design Autom. Electr. Syst., 15 (1): 5:1-5:27 (2009)Hierarchical analysis of power distribution networks.M. Zhao, R. Panda, S. Sapatnekar, und D. Blaauw. IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (2): 159-168 (2002)Modeling and analysis of crosstalk noise in coupled RLC interconnects.K. Agarwal, D. Sylvester, und D. Blaauw. IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (5): 892-901 (2006)Postroute gate sizing for crosstalk noise reduction.M. Becer, D. Blaauw, I. Algor, R. Panda, C. Oh, V. Zolotov, und I. Hajj. IEEE Trans. on CAD of Integrated Circuits and Systems, 23 (12): 1670-1677 (2004)Static electromigration analysis for on-chip signal interconnects.D. Blaauw, C. Oh, V. Zolotov, und A. Dasgupta. IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (1): 39-48 (2003)Fast Statistical Static Timing Analysis Using Smart Monte Carlo Techniques.V. Veetil, K. Chopra, D. Blaauw, und D. Sylvester. IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (6): 852-865 (2011)DVS for On-Chip Bus Designs Based on Timing Error CorrectionH. Kaul, D. Sylvester, D. Blaauw, T. Mudge, und T. Austin. CoRR, (2007)