Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Optimized Circuit Failure Prediction for Aging: Practicality and Promise.

M. Agarwal, V. Balakrishnan, A. Bhuyan, K. Kim, B. Paul, W. Wang, B. Yang, Y. Cao, und S. Mitra. ITC, Seite 1-10. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Theresa Paulus University of Stuttgart

PD Dr. Simon Paulus University of Stuttgart

Prof. Dr. Paul Keller University of Stuttgart

Paul Betz University of Stuttgart

C. Traut

Weitere Publikationen von Autoren mit dem selben Namen

Introduction to the special issue on memory technologies.B. Paul, und A. Raychowdhury. JETC, 9 (2): 10:1-10:2 (2013)Advances in nanoelectronics circuits and systems [Editorial].B. Paul, und K. Chakrabarty. IET Computers & Digital Techniques, 3 (6): 551-552 (2009)Modeling and analysis of circuit performance of ballistic CNFET.B. Paul, S. Fujita, M. Okajima, und T. Lee. DAC, Seite 717-722. ACM, (2006)A Retrospective View on the Technology Evolution to Support Low Power Mobile Application.B. Paul, A. Jacob, W. Taylor, R. Mann, J. Versaggi, E. Nowak, und L. Liebmann. J. Low Power Electronics, 14 (3): 374-392 (2018)ROM-Based Logic (RBL) Design: A Low-Power 16 Bit Multiplier.B. Paul, S. Fujita, und M. Okajima. J. Solid-State Circuits, 44 (11): 2935-2942 (2009)Statistical timing analysis using levelized covariance propagation considering systematic and random variations of process parameters.K. Kang, B. Paul, und K. Roy. ACM Trans. Design Autom. Electr. Syst., 11 (4): 848-879 (2006)Process variation in nano-scale memories: failure analysis and process tolerant architecture.A. Agarwal, B. Paul, und K. Roy. CICC, Seite 353-356. IEEE, (2004)Editorial TVLSI Positioning - Continuing and Accelerating an Upward Trajectory.M. Alioto, M. Abadir, T. Arslan, C. Boon, A. Burg, C. Chang, M. Chang, Y. Chang, P. Chen, P. Corsonello und 47 andere Autor(en). IEEE Trans. VLSI Syst., 27 (2): 253-280 (2019)Prospect of ballistic CNFET in high performance applications: Modeling and analysis.B. Paul, S. Fujita, M. Okajima, und T. Lee. JETC, 3 (3): 12 (2007)Circuit Failure Prediction and Its Application to Transistor Aging.M. Agarwal, B. Paul, M. Zhang, und S. Mitra. VTS, Seite 277-286. IEEE Computer Society, (2007)