Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Circuit Topology-Based Test Pattern Generation for Small-Delay Defects.

S. Goel, K. Chakrabarty, M. Yilmaz, K. Peng, und M. Tehranipoor. Asian Test Symposium, Seite 307-312. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sandeep Vidyapu University of Stuttgart

Maya Kumari University of Stuttgart

Dr. Pranav Kumar University of Stuttgart

Manish Kumar University of Stuttgart

Shreya Kumar University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Abort-on-Fail Test Scheduling for Modular SOCs without and with Preemption.U. Ingelsson, S. Goel, E. Larsson, und E. Marinissen. IEEE Trans. Computers, 64 (12): 3335-3347 (2015)Bridging DFM Analysis and Volume Diagnostics for Yield Learning - A Case Study.R. Turakhia, M. Ward, S. Goel, und B. Benware. VTS, Seite 167-172. IEEE Computer Society, (2009)Effective and Efficient Test Pattern Generation for Small Delay Defect.S. Goel, N. Devta-Prasanna, und R. Turakhia. VTS, Seite 111-116. IEEE Computer Society, (2009)Wrapper design for embedded core test.Y. Zorian, E. Marinissen, M. Lousberg, und S. Goel. ITC, Seite 911-920. IEEE Computer Society, (2000)User-constrained test architecture design for modular SOC testing.L. Krundel, S. Goel, E. Marinissen, M. Flottes, und B. Rouzeyre. European Test Symposium, Seite 80-85. IEEE Computer Society, (2004)Multi-visit TAMs to Reduce the Post-Bond Test Length of 2.5D-SICs with a Passive Silicon Interposer Base.C. Chi, E. Marinissen, S. Goel, und C. Wu. Asian Test Symposium, Seite 451-456. IEEE Computer Society, (2011)On-Chip Test Infrastructure Design for Optimal Multi-Site Testing of System ChipsS. Goel, und E. Marinissen. CoRR, (2007)On-Chip Test Infrastructure Design for Optimal Multi-Site Testing of System Chips.S. Goel, und E. Marinissen. DATE, Seite 44-49. IEEE Computer Society, (2005)Effective and Efficient Test Architecture Design for SOCs.S. Goel, und E. Marinissen. ITC, Seite 529-538. IEEE Computer Society, (2002)IEEE P1500-Compliant Test Wrapper Design for Hierarchical Cores.A. Sehgal, S. Goel, E. Marinissen, und K. Chakrabarty. ITC, Seite 1203-1212. IEEE Computer Society, (2004)