Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

New bit-parallel systolic multipliers for a class of GF(2m).

C. Lee, E. Lu, und J. Lee. ISCAS (4), Seite 578-581. IEEE, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Moosung Lee University of Stuttgart

Dongwon Lee University of Stuttgart

Junghwa Lee University of Stuttgart

Ph. D. Benjamin Lee University of Stuttgart

Yoonhee Lee University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Unified Parallel Systolic Multiplier Over GF(2m).C. Lee, Y. Chen, C. Chiou, und J. Lin. J. Comput. Sci. Technol., 22 (1): 28-38 (2007)Low-Complexity Bit-Parallel Multiplier over GF(2m) Using Dual Basis Representation.C. Lee, J. Horng, und I. Jou. J. Comput. Sci. Technol., 21 (6): 887-892 (2006)Efficient $M$ -ary Exponentiation over $GF(2^m)$ Using Subquadratic KA-Based Three-Operand Montgomery Multiplier.C. Lee, P. Meher, und C. Chang. IEEE Trans. on Circuits and Systems, 61-I (11): 3125-3134 (2014)Concurrent error detection architectures for Gaussian normal basis multiplication over GF(2m).C. Lee. Integration, 43 (1): 113-123 (2010)Low-Complexity Parallel Systolic Montgomery Multipliers over GF(2m) Using Toeplitz Matrix-Vector Representation.C. Lee. IEICE Transactions, 91-A (6): 1470-1477 (2008)Subquadratic Space-Complexity Parallel Systolic Multiplier Based on Karatsuba Algorithm and Block Recombination.C. Lee, C. Chiou, und J. Lin. ICGEC (2), Volume 388 von Advances in Intelligent Systems and Computing, Seite 187-200. Springer, (2015)New Bit-Parallel Systolic Multiplier over GF(2m) Using The Modified Booth's Algorithm.C. Lee, Y. Chiu, und C. Chiou. APCCAS, Seite 610-613. IEEE, (2006)Area-Delay Efficient Digit-Serial Multiplier Based on k-Partitioning Scheme Combined With TMVP Block Recombination Approach.C. Lee, P. Meher, und C. Liu. IEEE Trans. VLSI Syst., 24 (7): 2413-2425 (2016)New bit-parallel systolic multipliers for a class of GF(2m).C. Lee, E. Lu, und J. Lee. ISCAS (4), Seite 578-581. IEEE, (2001)Comment on "Subquadratic Space-Complexity Digit-Serial Multipliers Over GF(2m) Using Generalized (a, b)-Way Karatsuba Algorithm".C. Lee, und P. Meher. IEEE Trans. on Circuits and Systems, 63-I (8): 1316-1319 (2016)