Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

ICCAD-2012 CAD contest in design hierarchy aware routability-driven placement and benchmark suite.

N. Viswanathan, C. Alpert, C. Sze, Z. Li, und Y. Wei. ICCAD, Seite 345-348. ACM, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Konstantin Szengel University of Stuttgart

C. Traut

C. Honold

Jan-Philipp Negel

Thin-disk multipass amplifier for fs pulses delivering 400 W of average and 2.0 GW of peak power for linear polarization as well as 235 W and 1.2 GW for radial polarizationJ. Negel, A. Loescher, B. Dannecker, P. Oldorf, S. Reichel, R. Peters, M. Abdou Ahmed, und T. Graf. Applied Physics. B, Lasers and optics, 123 (5): 156 (2017)

Bowen Chen University of Stuttgart

Efficient delivery of sub-ps laser pulses with pulse energies exceeding 100 µJ at average powers of up to 95 W through a hollow-core fiberT. Kühlthau, B. Chen, T. Graf, und M. Abdou Ahmed. Applied Physics B, 131 (9): 177 (25.08.2025)

Weitere Publikationen von Autoren mit dem selben Namen

Postgrid Clock Routing for High Performance Microprocessor Designs.H. Tian, W. Tang, E. Young, und C. Sze. IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (2): 255-259 (2012)Mountain-mover: An intuitive logic shifting heuristic for improving timing slack violating paths.X. Wei, W. Tang, Y. Wu, C. Sze, und C. Alpert. ASP-DAC, Seite 350-355. IEEE, (2013)CATALYST: planning layer directives for effective design closure.Y. Wei, Z. Li, C. Sze, S. Hu, C. Alpert, und S. Sapatnekar. DATE, Seite 1873-1878. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Porosity-aware buffered Steiner tree construction.C. Alpert, G. Gandham, M. Hrkic, J. Hu, S. Quay, und C. Sze. IEEE Trans. on CAD of Integrated Circuits and Systems, 23 (4): 517-526 (2004)GLARE: global and local wiring aware routability evaluation.Y. Wei, C. Sze, N. Viswanathan, Z. Li, C. Alpert, L. Reddy, A. Huber, G. Téllez, D. Keller, und S. Sapatnekar. DAC, Seite 768-773. ACM, (2012)Accurate estimation of global buffer delay within a floorplan.C. Alpert, J. Hu, S. Sapatnekar, und C. Sze. IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (6): 1140-1145 (2006)Grid-to-ports clock routing for high performance microprocessor designs.H. Tian, W. Tang, E. Young, und C. Sze. ISPD, Seite 21-28. ACM, (2011)Ultra-fast interconnect driven cell cloning for minimizing critical path delay.Z. Li, D. Papa, C. Alpert, S. Hu, W. Shi, C. Sze, und N. Zhou. ISPD, Seite 75-82. ACM, (2010)Cell Selection for High-Performance Designs in an Industrial Design Flow.T. Reimann, C. Sze, und R. Reis. ISPD, Seite 65-72. ACM, (2016)ISPD 2010 high performance clock network synthesis contest: benchmark suite and results.C. Sze. ISPD, Seite 143. ACM, (2010)