PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Joshi, Siddharth"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multimedia thumbnails for documents: implementation and demonstration.

, , und . ACM Multimedia, Seite 487-488. ACM, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jasmin Joshi-Thompson University of Stuttgart

Siddharth Nirupama Sriram University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Computing a Multimedia Representation for Documents Given Time and Display Constraints., , , und . ICME, Seite 2133-2136. IEEE Computer Society, (2006)Double Precision Sparse Matrix Vector Multiplication Accelerator on FPGA., , , , und . PECCS, Seite 476-484. SciTePress, (2011)Energy Recycling Telemetry IC With Simultaneous 11.5 mW Power and 6.78 Mb/s Backward Data Delivery Over a Single 13.56 MHz Inductive Link., , , , und . J. Solid-State Circuits, 51 (11): 2664-2678 (2016)An Efficient Method for Large-Scale Gate Sizing., und . IEEE Trans. on Circuits and Systems, 55-I (9): 2760-2773 (2008)Multimedia thumbnails for documents: implementation and demonstration., , und . ACM Multimedia, Seite 487-488. ACM, (2006)Market creation and poverty alleviation through telecenters., , und . ICEGOV, Volume 444 von ACM International Conference Proceeding Series, Seite 288-294. ACM, (2010)Digitally Adaptive High-Fidelity Analog Array Signal Processing Resilient to Capacitive Multiplying DAC Inter-Stage Gain Error., , , und . IEEE Trans. on Circuits and Systems, 66-I (11): 4095-4107 (2019)FPGA Based High Performance Double-Precision Matrix Multiplication., , , und . International Journal of Parallel Programming, 38 (3-4): 322-338 (2010)Energy-recycling integrated 6.78-Mbps data 6.3-mW power telemetry over a single 13.56-MHz inductive link., , , , und . VLSIC, Seite 1-2. IEEE, (2014)Hierarchical Address Event Routing for Reconfigurable Large-Scale Neuromorphic Systems., , , , und . IEEE Trans. Neural Netw. Learning Syst., 28 (10): 2408-2422 (2017)