Autor der Publikation

Using a Hardware Simulation Engine for Custom MOS Structured Designs.

, , , und . IBM Journal of Research and Development, 28 (5): 564-571 (1984)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Barzilai, Zeev
Eine Person hinzufügen mit dem Namen Barzilai, Zeev
 

Weitere Publikationen von Autoren mit dem selben Namen

The Weighted Syndrome Sums Approach to VLSI Testing., , , und . IEEE Trans. Computers, 30 (12): 996-1000 (1981)Efficient Fault Simulation of CMOS Circuits with Accurate Models., , , , , , und . ITC, Seite 520-529. IEEE Computer Society, (1986)SLS - a fast switch level simulator for verification and fault coverage analysis., , , , und . DAC, Seite 164-170. IEEE Computer Society Press, (1986)Exhaustive Generation of Bit Patterns with Applications to VLSI Self-Testing., , und . IEEE Trans. Computers, 32 (2): 190-194 (1983)Using a Hardware Simulation Engine for Custom MOS Structured Designs., , , und . IBM Journal of Research and Development, 28 (5): 564-571 (1984)Comparison of AC Self-Testing Procedures., und . ITC, Seite 89-94. IEEE Computer Society, (1983)VLSI Self-Testing Based on Syndrome Techniques., , , und . ITC, Seite 102-109. IEEE Computer Society, (1981)Simulating pass transistor circuits using logic simulation machines., , , , und . DAC, Seite 157-163. ACM/IEEE, (1983)SLS-a fast switch-level simulator for MOS., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 7 (8): 838-849 (1988)HSS--A High-Speed Simulator., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 6 (4): 601-617 (1987)