Autor der Publikation

Testing for Missing-Gate Faults in Reversible Circuits.

, , und . Asian Test Symposium, Seite 100-105. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Power Supply Noise: Causes, Effects, and Testing.. J. Low Power Electronics, 6 (2): 326-338 (2010)Scalable Delay Fault BIST for Use with Low-Cost ATE., und . J. Electronic Testing, 20 (2): 181-197 (2004)On Detection of Resistive Bridging Defects by Low-Temperature and Low-Voltage Testing., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (2): 327-338 (2008)Nichtstandardfehlermodelle für digitale Logikschaltkreise: Simulation, prüfgerechter Entwurf, industrielle Anwendungen (On Non-standard Fault Models for Logic Digital Circuits: Simulation, Design for Testability, Industrial Applications).. it - Information Technology, 47 (3): 172-174 (2005)Hardware security and test: Friends or enemies?. it - Information Technology, 56 (4): 192-202 (2014)Pre-characterization procedure for a mixed mode simulation of IR-drop induced delays., , , , , , und . LATW, Seite 1-6. IEEE Computer Society, (2013)Protecting cryptographic hardware against malicious attacks by nonlinear robust codes., , , , und . DFT, Seite 40-45. IEEE Computer Society, (2014)Efficient SAT-based dynamic compaction and relaxation for longest sensitizable paths., , , , und . DATE, Seite 448-453. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Diagnosis of Realistic Defects Based on the X-Fault Model., , , , , , , und . DDECS, Seite 263-266. IEEE Computer Society, (2008)Fault-based attacks on cryptographic hardware., und . DDECS, Seite 12-17. IEEE Computer Society, (2013)