PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Papagiannis, Anastasios"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Iris: An optimized I/O stack for low-latency storage devices.

, , , und . Operating Systems Review, 50 (3): 3-11 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Papagiannis, Anastasios
Eine Person hinzufügen mit dem Namen Papagiannis, Anastasios
 

Weitere Publikationen von Autoren mit dem selben Namen

Tucana: Design and Implementation of a Fast and Efficient Scale-up Key-value Store., , , und . USENIX Annual Technical Conference, Seite 537-550. USENIX Association, (2016)Data management techniques., , , , , , , , , und 2 andere Autor(en). Ultrascale Computing Systems, IET, (2019)Iris: An optimized I/O stack for low-latency storage devices., , , und . Operating Systems Review, 50 (3): 3-11 (2016)Vanguard: Increasing Server Efficiency via Workload Isolation in the Storage I/O Path., , , , , , und . SoCC, Seite 19:1-19:13. ACM, (2014)Jericho: Achieving scalability through optimal data placement on multicore systems., , , , und . MSST, Seite 1-10. IEEE Computer Society, (2014)Kreon: An Efficient Memory-Mapped Key-Value Store for Flash Storage., , , , , und . ACM Trans. Storage, 17 (1): 7:1-7:32 (2021)An Efficient Memory-Mapped Key-Value Store for Flash Storage., , , und . SoCC, Seite 490-502. ACM, (2018)Scalable Runtime Support for Data Intensive Applications on the Single Chip Cloud Computer., und . MARC Symposium, Seite 25-30. KIT Scientific Publishing, Karlsruhe, (2011)User-Space I/O for µ s-level Storage Devices., , , und . ISC Workshops, Volume 9945 von Lecture Notes in Computer Science, Seite 638-648. (2016)Rearchitecting MapReduce for Heterogeneous Multicore Processors with Explicitly Managed Memories., und . ICPP, Seite 121-130. IEEE Computer Society, (2010)