Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Low-Voltage 1 Mb FRAM in 0.13 µm CMOS Featuring Time-to-Digital Sensing for Expanded Operating Margin.

M. Qazi, M. Clinton, S. Bartling, und A. Chandrakasan. J. Solid-State Circuits, 47 (1): 141-150 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michael Böhm

Michael Funk

Hon. -Prof. Dr. -Ing. Michael Bauer University of Stuttgart

Dr. Michael Wachowsky University of Stuttgart

Dr. phil. Michael Nerurkar University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Session 18 overview: Advanced embedded SRAM.M. Clinton, und A. Kawasumi. ISSCC, Seite 314-315. IEEE, (2013)An 8MHz 75µA/MHz zero-leakage non-volatile logic-based Cortex-M0 MCU SoC exhibiting 100% digital state retention at VDD=0V with <400ns wakeup and sleep transitions.S. Bartling, S. Khanna, M. Clinton, S. Summerfelt, J. Rodriguez, und H. McAdams. ISSCC, Seite 432-433. IEEE, (2013)Design and technology interaction beyond 32nm.M. Clinton, C. Bittlestone, G. Girishankar, V. Le, und V. Menezes. CICC, Seite 1-9. IEEE, (2011)An FRAM-Based Nonvolatile Logic MCU SoC Exhibiting 100% Digital State Retention at $VDD=$ 0 V Achieving Zero Leakage With $<$ 400-ns Wakeup Time for ULP Applications.S. Khanna, S. Bartling, M. Clinton, S. Summerfelt, J. Rodriguez, und H. McAdams. J. Solid-State Circuits, 49 (1): 95-106 (2014)A 45nm 3.5G Baseband-and-Multimedia Application Processor using Adaptive Body-Bias and Ultra-Low-Power Techniques.G. Gammie, A. Wang, M. Chau, S. Gururajarao, R. Pitts, F. Jumel, S. Engel, P. Royannez, R. Lagerquist, H. Mair und 7 andere Autor(en). ISSCC, Seite 258-259. IEEE, (2008)12.3 A low-power and high-performance 10nm SRAM architecture for mobile applications.M. Clinton, H. Cheng, H. Liao, R. Lee, C. Wu, J. Yang, H. Hsieh, F. Wu, J. Yang, A. Katoch und 4 andere Autor(en). ISSCC, Seite 210-211. IEEE, (2017)Solutions for logic and processor core design at the 45nm technology node & and below.P. Royannez, H. Mair, M. Clinton, und U. Ko. ICECS, Seite 923-926. IEEE, (2007)A low-voltage 1Mb FeRAM in 0.13μm CMOS featuring time-to-digital sensing for expanded operating margin in scaled CMOS.M. Qazi, M. Clinton, S. Bartling, und A. Chandrakasan. ISSCC, Seite 208-210. IEEE, (2011)A Low-Voltage 1 Mb FRAM in 0.13 µm CMOS Featuring Time-to-Digital Sensing for Expanded Operating Margin.M. Qazi, M. Clinton, S. Bartling, und A. Chandrakasan. J. Solid-State Circuits, 47 (1): 141-150 (2012)Session 13 overview: High-performance embedded SRAM: Memory subcommittee.L. Chang, und M. Clinton. ISSCC, Seite 228-229. IEEE, (2012)